Los semiconductores son sometidos a pruebas para verificar su funcionamiento ante condiciones extremas
El Instituto Politécnico Nacional (IPN), a través del Centro de Nanociencias y Micro y Nanotecnologías (CNMN) trabaja en el ensamblado, prueba y empaquetado (ATP) para la fabricación de semiconductores y circuitos integrados, indispensables para diversas aplicaciones en la industria.
Durante su participación en la mesa redonda, “Ensamble, pruebas y empaquetamiento en México” como parte de las actividades del “Summer School on Semiconductor Devices and Integrated Circuits 2025”, el doctor Salvador Mendoza Acevedo, investigador del CNMN, explicó que, en la fase de ATP, estos dispositivos se someten a diversas pruebas en el laboratorio para acondicionarlos y verificar su funcionamiento ante temperaturas extremas, radiación, condiciones de humedad, entre otros.
Lo anterior, concretó, permite verificar su funcionamiento y el desarrollo de dispositivos más pequeños, complejos y avanzados, para cubrir las necesidades del sector productivo y de los avances científicos y tecnológicos.
En el panel de expertos, Jesús Javier Alcantar Peña, del Centro de Ingeniería y Desarrollo Industrial (CIDESI), y Carlos Meneses, de la Fundación México-Estados Unidos para la Ciencia (FUMEC), dijeron que el sector de semiconductores necesita de mayores protocolos de ciberseguridad en el diseño, elaboración e infraestructura, ya que son susceptibles a jaqueos.
También se requiere, dijeron, agilizar los trámites para el registro de patentes y propiedad intelectual de los mismos.
El país cuenta con ingenieros altamente calificados en las áreas de electrónica, calidad, producción, ensamble y empaquetado de los chips, pero es necesario otorgar mayores incentivos fiscales y mecanismos más sencillos para que las empresas se instalen o se expandan en el territorio nacional a modo de cubrir el mercado de América del Norte, añadieron los panelistas.
Como parte de las jornadas académicas, se realizó el curso de Fotolitografía, donde las y los estudiantes participaron en la elaboración, diseño y construcción de semiconductores; de modelado orgánico TFT, así como el curso de diseño de circuitos integrados analógicos con herramientas de código abierto.
INSTITUTO POLITÉCNICO NACIONAL
D.R. Instituto Politécnico Nacional (IPN). Av. Luis Enrique Erro S/N, Unidad Profesional Adolfo López Mateos, Zacatenco, Alcaldía Gustavo A. Madero, C.P. 07738, Ciudad de México. Conmutador: 55 57 29 60 00 / 55 57 29 63 00.
Esta página es una obra intelectual protegida por la Ley Federal del Derecho de Autor, puede ser reproducida con fines no lucrativos, siempre y cuando no se mutile, se cite la fuente completa y su dirección electrónica; su uso para otros fines, requiere autorización previa y por escrito de la Dirección General del Instituto.
